# [招待論文]トランジスタの動作点解析による故障箇所の特定 - リーク故障が論理動作に与える影響 -

# 真田 克

高知工科大学 電子・光システム工学科 〒782-8502 高知県香美市土佐山田町

E-mail: sanada.masaru@kochi-tech.ac.jp

**あらまし** リーク故障に伴い顕在化する論理故障の発生箇所を特定するために、スイッチングレベルシミュレー ションを用いた診断ソフトウエア中にゲート電圧に注目したトランジスタ動作点解析のための技術を取り入れてい る。この技術はリーク故障によりもたらされた中間電位となった信号がトランジスタのゲート電極に印加したとき、 トランジスタが飽和領域に動作点を持つようになることを利用した方式である。CMOS 回路の場合この動作は貫通電 流回路網を形成する。そして貫通網のインピーダンス分割比から算出される電圧値が論理故障として伝播し出力す る。診断方式を検証するために故障を埋め込んだ回路での診断をおこなった。この結果は SPICE 解析とも一致し、 この技術の有効性を証明できた。

キーワード スイッチングレベルシミュレーション、故障診断、論理故障、インピーダンス値、貫通電流回路網

# Fault Detection Technique by Using Transistor Operating Point Analysis - Influence of Logic Operation on Leakage Fault -

# Masaru Sanada

Dept. of Electronic and Photonic Systems Engineering Kochi University of Technology Tosayamada, Kami-shi, Kochi, 785-8502 Japan E-mail: sanada.masaru@kochi-tech.ac.jp

**Abstract** The novel method has been developed to detect accuracy fault elements in transistor level circuit, analyzing the characteristics of circuit operation influenced on leakage fault and being combined with switching level simulation. This method is based on behavior of CMOS Tr to which applied unstable voltage produced by leakage fault. Unsettled logic brings the Tr's operation point to saturation area with multi- impedance value and forms penetration current nets passing through it. Out put value on the nets is calculated with each element impedance value and miss-logic signal is spread to output terminal. An evaluation of this technology corroborates to be precise method by using the circuit in which embedded arbitrary fault portions.

Keyword Switching level simulation, Fault diagnosis, Logic fault, Impedance value, Circuit with penetration current

## 1. はじめに

LSIの大規模化、多層配線構造化は故障箇所の特定 を困難にしてきており、故障解析は膨大な工数を費や す傾向になってきている。物理解析を行うために予め ソフトウエアを用いて故障箇所候補を特定し、その候 補に対して診断方式が研究開発されてきている。

従来、故障診断はセル(基本的な論理動作を有する 回路単位)間を接続する配線に対して stuck\_at faults(SAF)故障の論理診断を行っていた。しかしなが ら回路構成はセルといえどもトランジスタ(Tr)数が 500 個を超える規模が作られるようになり、さらに多 層配線構造化は最下層にセルを構成するため、セル内 部に注目した Tr レベルの診断が必要になってきてい る。また、セルや小規模回路の Tr レベルに対するアナ ログ解析技術として SPICE (Simulation Program with Integrated Circuit Emphasis)があった。精度よくシミュ レーションを行うことができる。しかしながら準備と 診断処理に時間がかかるため、短 TAT を必要とする故 障診断技術において実用的ではなかった。

ところで、これまでの研究や公知の論文から故障の 現象を整理すると図1に示すように3点に集約される。 1)LSI故障は出力端子における論理異常や電源電流 の異常として顕在化する。

2) 論理故障の 90%以上は電流異常を伴う。

3) 電流異常の 75%以上は配線系故障である。

この結果は、LSI 故障は論理異常と同時に電源電流 異常(リーク故障)を伴い、この大半は配線系の故障 であることを述べている[1][2][3]。そして、このよう なデータをもとに Tr レベルの故障箇所候補を特定す るアルゴリズムの研究と診断ソフトウエアの開発を行 ってきた[4][5][6][7]。



図 1 LSI の故障について

本文はこの背景のもとに開発した診断技術を述べ るものであり、まず2章にて診断の概要、この技術を 構成するレイアウト情報からの故障候補の特定とこの 候補に対する診断技術を説明する。3章にて色々な故 障モードの診断に対応すべく開発した技術を述べる。4 章にて基本回路による検証結果、5章にて実故障品へ の適用結果を述べ、最後にまとめを行う。

#### 2.診断の概要

診断は Tr レベルの回路レイアウト上からのリーク 故障候補を特定し、この候補に対して論理シミュレー ションにより故障の発生の有無を検証する診断方式で ある。以下に診断の概要、レイアウト情報からの故障 候補特定そして診断方式に関して述べる。

#### 2.1. 診断フロー

診断手順は図2に示すように、公知の方式[8]で絞り 込まれたセルや回路網に対して、Trレベルのレイアウ ト構造からリーク故障を発生する可能性のある箇所を 故障候補として特定する。次に、これらの故障候補を 回路に埋め込み、Trの動作点解析を組み込んだ SLS 診 断を実施する。そして、出力する結果が実際の故障と 一致する箇所を故障候補として特定する手順である。



#### 2.2. レイアウト情報からの故障候補特定

レイアウト情報は LVS(Layout Versus Schematic)を用 いて特定したリークの可能性のある情報であり、ショ ート箇所候補とオープン箇所候補を有する。

ショート故障候補は配線の最小間隔の隣接ネット 対および、交差ネット対であり、LVS データベースか らネットのポリゴン情報を取り出し、その矩形座標列 をそのまま DEF 形式として認識する。

オープン故障候補は Via であり、Via を介して接続 する Tr 端子がオープンになることから、対象とする Tr を故障候補として取り出す。

#### 2.3. 診断

診断は Tr の動作点解析を組み込んだ SLS(スイッチ ング・レベル・シミュレーション)診断である。SLS は Tr のゲート(G)端子に印加する論理に同期してソー ス(S)・ドレイン(D)間が導通または非導通となるスイ ッチング動作をベースとした論理シミュレーションで あり、ゲート電圧に依存した Tr の動作状態を組み込む ことで診断精度を向上させる。この Tr 動作はゲート電 圧の変化により Tr を on/off すると同時に中間電位 (Appendix 参照)の範囲では on 状態が持続するとい う特性を有する。このような論理状態は CMOS 回路に おいて電源間に貫通電流網を形成する。そして貫通網 をインピーダンスに置き換えることで出力論理値を算 出する。

上述した診断方式は従来のセル間診断で扱ったし きい電圧値(Vth)に対する2値論理としての診断方式 と異なるものである。

### 2.3.1. トランジスタ動作点解析

中間電位は  $V_{IL}(max)$ と  $V_{IH}(min)$ ではさまれた範囲の 電位を示す。図 3 は Inverter 回路の  $V_{IN}$  -  $V_{OUT}$ 特性で あり、中間電位(図中 B 点~E 点)は PchTr と NchTr を共に on 状態とする。そのため、この間で貫通電流網 が形成されリーク電流が流れる。このリーク電流は各 Tr の on 状態におけるインピーダンス値で決定される。

インピーダンス値は  $V_{IN}$  に対する PchTr と NchTr の 動作領域の解析から算出できる。 $V_{IN}$ は Tr のゲート -ソース間電圧 ( $V_{GS}$ )に対応し、 $V_{OUT}$ は Tr のドレイン - ソース間電圧 ( $V_{DS}$ )に対応する。そのため  $V_{IN}$ に同 期した  $V_{OUT}$ 値から決定される  $V_{DS}$ と貫通電流  $I_{DD}$ との クロス点が動作点となり、 ( $V_{DS}/I_{DD}$ )値をインピーダン ス値として算出できる。

図 3 の下部に示す表は Pch、NchTr の V<sub>IN</sub> すなわちゲ ート電圧(V<sub>GS</sub>)に対する、"V<sub>IL</sub> および、V<sub>IH</sub> 値がゲー ト電極に印加したときの Tr のインピーダンス値を 1 " とした時の比率である。そして、中間電位の各位置に おいてこれらの比率は Tr のインピーダンス値が大き く変化していることを示している。



図 3 Inverter 回路の V<sub>IN</sub> - V<sub>OUT</sub>特性

# 3. 多様な故障モード

発振現象や故障論理の追跡など多様な故障モード に対応するために、Tr 極性の判定のためのルール化、 仮想素子の導入による論理の判定及び、ゲート単位の 論理展開に対する遅延の導入を行った。

# 3.1. Tr 極性の判定ルール化

このルール化は設計データとして準備された SPICE (Tr電源端子に接続するネット名のリスト)の記述順 序の変化に対応するためである。そのため、NchTr端 子の接続先が GND に到達する方向を、同様に PchTr 端子のそれが V<sub>DD</sub>に到達する方向をソースとすること で電極を決定することでルール化を図った。

### 3.2. 仮想素子導入による論理判定

論理が合流する箇所に仮想素子(virtual elements: VE)を設ける。出力論理はその素子に入力する論理関係から論理を判定する。表1は論理の組合せに応じて決定される出力論理を示す判定表である。表中 Weak0, Weak1 は後述する中間電位の範囲に位置する電圧であり、各々しきい値(V<sub>DD</sub>/2)より低い電圧と高い電圧を示す論理値である。HZ はハイ・インピーダンス値、 さらにZ\_Cは出力論理値を決定するためにインピーダ ンス計算が必要であることを示す。例えば一方側が0、 他方側が1を有する論理が VE に入力したとき貫通電 流網が形成される。そのため出力論理はこの貫通網の Z\_C 処理により決定される。以上の処理は多様な故障 論理値に対する診断や、貫通電流を伴わない故障診断 に対しても有効である(Appendix 参照)。 表1 論理を組合せによる出力論理の判定表

	0	1	w <sub>eak</sub> 0	w <sub>eak</sub> 1	HZ	
0	0					
1	Z_C	1				
$W_{eak}0$	0	Z_C	w <sub>eak</sub> 0			
W <sub>eak</sub> 1	Z_C	1	Z_C	w <sub>eak</sub> 1		
ΗZ	0	1	0	1	HZ	

# 3.3. 遅延の付加

故障信号の伝搬や特にフィードバッグ故障による 発振現象を再現するために VE の通過時に一律に遅延 を付加することで、各イベント毎の伝搬を明確にする。

#### 4. 基本回路での検証

この診断技術を検証するために、故障を作り込んだ 基本論理回路を準備した。故障は配線間ショート故障 と via オープン故障である。

#### 4.1. ショート故障

基本回路は1個のインバータと1個の2入力 NAND からなり、インバータの出力が2入力 NANDの Tr\_P2 と Tr\_N2のゲート電極に接続した、2入力1出力端子 を構成する回路である。埋め込んだショート故障は Tr\_P2のゲート・ドレイン配線間である。(図4を参照)。

 (In1,In2)に(1,1)が印加したとき、正常状態では NchTr:N1,N3 と PchTr:P2 がの状態となり "H"が出力 する。しかし、ショート故障は NchTr:N1,N2,N3 と PchTr:P2 がの状態となり貫通電流網が形成される。
仮想素子 VEを介した論理判定は Z\_C 処理により式(1) に示す計算より 0.23V<sub>DD</sub> ("L")が出力する。

(In1,In2)に(0,1)が印加したとき、正常状態では Vout = [{1/(1+n<sub>N2</sub>)+1}<sup>-1</sup>/[{1/(1+n<sub>N2</sub>)+1}<sup>-1</sup>+n<sub>P2</sub>]]・V<sub>DD</sub> {1 / (n<sub>P2</sub>+1)}・V<sub>DD</sub> = 0.23・V<sub>DD</sub> ·····1

NchTr:N2,N3 と PchTr:P1 が on 状態となり "L"が出力 する。しかし、ショート故障は NchTr: N2,N3 と PchTr:P1,P2NchTr:N1,N2,N3 と PchTr:P2 が on 状態と なり貫通電流網が形成される。VE 判定は Z\_C 処理に

Vout = [(n<sub>N2</sub>+1) / {(1/1+1/n<sub>P2</sub>)<sup>-1</sup>+(n<sub>N2</sub>+1)}]·V<sub>DD</sub> {(n<sub>N2</sub>+1) / (n<sub>N2</sub>+2)}·V<sub>DD</sub> = 0.82·V<sub>DD</sub> ·····2 より式(2)に示す計算より 0.82V<sub>DD</sub> ("H")が出力する。

SPICE による(In1,In2)へ印加する論理(1,1)と (0,1)は各々0.22・V<sub>DD</sub> と 0.83・V<sub>DD</sub>.を示しこの診 断結果と一致した。



図 4 ショート故障の診断結果であり、回路図と Vin-Vout 特 性を示す。診断は開発ソフトと SPICE の比較を示す。

## 4.2. オープン故障

基本回路は2入力 NAND 回路であり、入力端子"In1" がオープン状態となった故障を有する(図 5 を参照)。 オープン故障による印加論理はレイアウトと周囲に論 理状態で変化するため決定できない。そのためしきい 値に対する3種類の論理状態(<Vth, = Vth, > Vth)を設 定して各々に関して論理の算出を行った。In2は"H" を印加してある。

3 種類に論理に関わらず PchTr:P1、NchTr:N1 は on 状態となり貫通電流網が形成される。VE 判定は Z\_C 処理により式(3)に示す計算より出力論理が決定され る。

Vout = 
$$[(n_n+1) / {(n_n+1)+n_p}] \cdot V_{DD}$$
  
=  ${(n_n+1) / (n_n+n_p+1)} \cdot V_{DD} \cdots 3$ 

その結果< Vth,= Vth,>Vth,に対して各々0.78V<sub>DD</sub>, 0.56V<sub>DD</sub>, 0.33V<sub>DD</sub>が算出された。

SPICE による 論理結果は同様に 0.82V<sub>DD</sub>, 0.56V<sub>DD</sub>, 0.23V<sub>DD</sub>を示しこの診断結果と一致した。



図 5 オープン故障の診断結果であり、回路図と Vin-Vout 特性を示す。診断は開発ソフトと SPICE の比較を示す。

# 5. 実故障品への適用[7]

この診断を DSM を有する CMOSLSI の実故障品の診断 に適用した。公知に絞込みにより検出されたエリア内 に故障の可能性の高い論理回路集合を検出した。回路

は 4INPUT\_ANDOR(4inAO)であり不規則な出力論理を有 する回路である。図6に回路図、図7にレイアウト図 を示す。



図 6 4inAOの回路図



図 7 4inAO のレイアウト図

一般に組合せ回路は入力論理に対して一意的で出 力が決定されるがこの回路は表 2 に示すように入力 (0011)、(1011)、(1100)そして(1110)に対して各々 94%、82%、0%そして 78%の割合で異常論理を再現した。 この回路のレイアウトデータから故障候補を特定した。 その結果、表3に示すように隣接ネット対:11箇所、 交差ネット対:14箇所、Via:8箇所を特定した。これ らの候補に対して診断を実施した。

表2 異常論理の再現率

# 表 3 レイアウト上の

入力論理					異党論理の再現家	
	A0	A1	B0	B1	英市調理の再現率	
	0	0	1	1	94%	
	1	0	1	1	82%	
	1	1	0	0	0%	
	1	1	1	0	78%	

# 故障候補

隣接ネット対	11
交差ネット対	14
Via	8

その結果 via\_0025 (回路上の素子番号) が不安定な 故障現象を再現する故障候補として特定できた。この 素子は VDD(電源配線)を介して PchTr(M2,M3)に接続 するviaである。FIBを用いた断面構造解析はvia\_0025 内のプラグ金属が充填できていないオープン故障であ ることを示した。図 8 にオープン via\_0025 と正常 via の SEM 像を示す。



Open-via\_0025

図 8 オープン via\_0025 と正常 via の SEM 像

この結果を用いて不安定動作を再現する論理シミ ュレーションを実行したところ、同一入力論理であり ながら異なる出力論理を出力することが検証できた。 図 9 は検証結果の一例であり、入力(1110)を印加した ときの論理は via\_0025 オープン故障により以前の入 力論理の影響が反映されていることがわかり、異常再 現の有無が発生することが判明した。



図 9 不安定動作を再現する論理シミュレーション例

本ツールは簡単な手順で Tr レベルの故障箇所候 補を特定できる。またツール実行時間は今回の事例で は約1分で完了する (SUN Blade2000 UltraSPARC-III+ 1.2GHz 使用)。同じ環境で SPICE を用いた診断時間に 比べて 1/100 であり、この事例を通して物理解析の枠 組みに中で大変有用な技術であることを確認できた。

#### 6. まとめ

リーク故障に伴い変化する Tr 動作点の動作解析か ら故障箇所を特定する方式を開発した。SLS を用いた 診断方式に組み込むことで簡易な方式でSPICEと同程 度の診断精度と 1/100 の診断時間で処理ができた。 この診断方式は

リーク故障により中間電位となった信号が Tr のゲ ート電極に印加したとき、Tr は on 状態となる

その Tr を組み込んだ回路は貫通電流網を形成する 貫通網のインピーダンス計算にて論理値を決定する 方式である。

論理値の決定に対しては、仮想素子(VE)の導入、VE での論理判定のための組合せ表(表 1)の作成、各イ ベント毎の遅延の設定を行った。

さらに精度向上に対して Tr の静特性の解析から入 力電圧と共に変化するインピーダンス値の変化を取り 入れた。

現在、本技術の実用化に向けて、故障論理の伝搬追 跡や故障に伴う発振現象への適用とさらに大規模回路 対応といった開発を進めている。

#### 文 献

- [1] P.Maxwell, I.Hartanto and L.Sentz, "Comparing Functional and Structural Tests," in Proc. IEEE International Test Conference, pp.400-407 (2000).
- [2] M.Sanada, "Evaluation and Detection of CMOS-LSI with Abnormal I<sub>DDQ</sub>," Microelectronics and Reliability, Vol.35, No.3, pp. 619-629 (1995).
- [3] M. Sanada, "Layout-Based Detection Technique of Line Pairs with Bridging Fault Using I<sub>DDO</sub>," IEICE Trans. Fundamentals, Vol. E87-D, No.3, pp.557-563 (2004).
- [4] 真田、則松、"スイッチング・レベル・シミュレ ーションを用いた組み合わせ回路内故障箇所の 特定"、LSI テストシンポジウム 2004、p235-240, 2004.
- [5] 特許願 2005-136528 号 (2005/05/09)
- [6] M. Sanada and Y, Yoshizawa, "Fault diagnosis technology based on transistor behavior analysis," Microelectronics Reliability, vol.46, Issues 9-11, pp.1575-1580, Sept.-Nov. 2006.
- [7] 真田、吉澤、則松、"スイッチング・レベル・シ ミュレーションを用いたセル内故障診断 リー ク故障が論理動作に与える影響 - "、LSI テストシ ンポジウム 2005、p225-230, 2005.
- [8] 久慈憲夫、"故障診断手法とその動向"、LSI テス ティングシンポジウム 2000、pp.64-69 (2000).
- 吉澤、則松、佐藤、二階堂、真田、" スイッチン グ・レベル・シミュレーションを用いたセル内故 [9] 吉澤、則松、佐藤、 障診断技術 - 故障動作と診断精度の検証 - "、LSI テストシンポジウム 2005、p231-236, 2005.

#### Appendix

参考資料として、仮想素子(VE)の導入、中間電位の 定義の詳細および、貫通電流を伴わない故障に対して の適用について述べる。

# 仮想素子の導入

論理が合流する箇所に仮想素子(virtual elements: VE)を設ける。出力論理はその素子に入力する論理関 係から論理を判定する。図 10 に 2 入力 NAND を例に 示す。



#### 中間電位の定義

中間電位の設定に関して定義内容を述べる。図 11 は NchTr、PchTr の V<sub>DS</sub> - I<sub>DS</sub>特性及び、これらの Tr を用いて構成した Inverter 回路の V<sub>IN</sub> - V<sub>OUT</sub>特性を示す。 図中の A~F 点は動作内容に意味をもつ位置であり、中 間電位の定義の説明に用いる。



図 11 中間電位の定義

\*A,F点はNchTr、PchTrのチャネル部に反転層が形 成されるしきい電圧 V<sub>Tn</sub>、V<sub>Tp</sub>であり式 4 で表される。

$$V_{T} = \frac{\overline{2_{0} S_{i} q N(2_{F})}}{Cox} + 2_{F} \cdots 4$$

(ε:誘電率、Φ<sub>F</sub>:フェルミポテンシャル、q:電子の電荷 量、Cox:酸化膜容量、 N:キャリア濃度)

\* B,E 点は V<sub>IL</sub>(max)、V<sub>IH</sub>(min)と定義される規格値で ある。これらの値は Inverter の電圧利得が絶対値で1 となる入力値であり、雑音などによる入力信号の変動 に対して同期する出力論理値の増幅限界値を定義して いる。この定義を式5に示す。

> V(out)=f(Vin+ Vnoise)  $=f(Vin) + \frac{dVout}{dVin}$  Vnoise .....5

(V<sub>OUT</sub>は V<sub>IN</sub>の関数 f(Vin)として表示されており、右 辺の第二項はノイズ ΔVnoise による変化をテーラ展開 した一次微分項である。そして | dV<sub>OUT</sub> / dV<sub>IN</sub> |=1 とな る点を V<sub>II</sub>、 V<sub>II</sub>の境界として定義する。)

\*C,D点はNchTr、PchTrのピンチオフ点であり、こ れ以降、飽和領域に動作点をもつ。 ピンチオフ点の 関係式を式6に示す。

 $V_{DS}(Vout) = V_{GS}(Vin) - V_T \cdots 6$ 

(V<sub>DS</sub> = Vout、V<sub>GS</sub> = Vin を意味する)

以上の動作点から B~E 点で囲まれた動作領域を中 間電位と定義する。

#### 貫通電流を伴わない故障

この故障は Tr のソースやドレイン端子のオープン 故障にみられる。電源経路から切断されているため貫 通電流は流れない。このような故障に対してフローテ イングによる論理のチャージ現象を再現する。図 12 は PchTr のドレイン電極が開放故障となる Inverter 回 路を示す。VEを用いた論理の決定において、VE は常 に論理変化の直前の論理を保持している。そして、次 の入力において回路全体が HZ になったと判断した時、 保持している論理を出力する。但し、次の入力におい て0,1、weak0、weak1の論理が VE に入力するとこ の判定法に従って各々の論理を出力する。



図 12 貫通電流を伴わない故障例